衛生工学医療人による臨床検査技師養成における見える化過渡現象実験と医用工学 e-learning の開発

渋井　二三男

あらゆる分野の仕事の大半がスマホ，タブレット端末，PC moniter などパネル上の操作となり，その奥にあるものは素人を寄せ付けない専門性のもった，Skill のもった者だけが入ることの許される領域がある。このように排他性の強い超専門領域が今後も無限に広がる。

一方，最近，大学薬学部また，３年制医療系専門学校の中に臨床検査技師養成コースの設置の動き，あるいはコース設置の企画が広くかつ多く見受けられるという，相反性も生じている。この複雑な重層的相克の背景のなかで，最近にみられる超高齢化社会に加えて，現政権が医療・介護に関心を寄せていることからわかるように，高齢化の中で，検体検査，生理機能検査の作業が激増していることに起因している。そこで，臨床検査技師養成における見える化過渡現象実験そこで，臨床検査技師養成における見える化過渡現象実験と医用工学 e-learning の試作と見える化技術を駆使し，学習者にとって最も理解しずらい過渡現象を中心にした医用工学実験の試みを実施運用したのでここに論ずる。[(1),(2),(3)]

１．臨床検査技師が行う検査

1.1　検体検査

被験者の尿や血液より，有意な臨床データを得る検査を検体検査と言っている。検体検査機器を使用して病原物質の濃度，医療顕微鏡を用いて細胞の状態を検査している。

検体検査により，被験者の体内の状態を精密に検査することが可能になる。

主な検体検査を次に示す。

●生化学検査

●遺伝子検査

●血液検査

●一般検査

●病理検査

●輸血検査

●免疫検査

●微生物検査

1.2　生理機能検査

脳・神経・心臓・肺などの生理的反応や機能を被験者に直接対面面接して調べます。身体から発する微弱な信号を波形にして評価する検査や，体内の状況をリアルタイムで画像に表す検査がある。

おもな検体検査を次に示す。

●磁気共鳴画像（MRI）検査

●超音波検査

●呼吸機能検査

●心電図検査

●脳波検査

●熱画像検査

●誘発電位検査

●無散瞳式眼底写真検査

●平衡聴覚機能検査

厚労省準拠“臨床検査技師国家試験出題基準”に基づく標準的なカリキュラム例を図 1.1 に示す。

	grade	compulsory	choice
Physics	1	2	
Mathematics	1	2	
computer Ⅰ	1	1	
computer Ⅱ	1・2		1
Radiologic Physics Ⅰ	2	1	
Radiologic Physics Ⅱ	3	1	
Exercise of Radiologic Physics	3・4		1

図 1.1　厚労省準拠”臨床検査技師国家試験出題基準”に基づく標準的なカリキュラム例



図 1.2　見える化過度現象実験例

●使用機器

ファンクションジェネレータ（FG），Rc 微分・積分回路（TypeA，TypeB），デジタルオシロスコープ，プリンタ

●実験 1 ＜ステップ応答特性＞

FG（Function Generater）から矩形波を RC 積分回路に入力し，入力波形と出力波形，RC 回路の時定数との関係を調べる。RC 回路は，TypeA（抵抗 3 水準）を使用する。

（1）積分回路

				積分回路	
	R(C)	C(F)	時定数 τ		
			計算値（μ Sec）	実測値（μ Sec）	
				充電時	放電時
1-E					
2-E					
3-E					

2.1　医用工学 e ー learning の開発 (4)

論理と論理回路 1

論理回路と論理代数

スイッチ（swtch）で構成された電気回路は，スイッチがオンのときかオフのときかの 2 つの状態しかとらない。簡単な回路の場合は，オン，オフの結果をたどっていけばその回路の動件を知ることができる。

しかし，複雑な回路になるとそうはいかない。そこで以前から２倍を扱う数学的手法を応用して，回路を代数式で表示して計算する方法がある。このための数学を論理代数といい，それを表す回路を論理回路（logic circuit）という。論理代数のことを，その創始者ジョージ・プール（Geofge Boole）の名をとってブール代数ともいっている。

論理回路[注]

基本論理回路（ゲート回路ともいう）には，

●論理積（ＡＮＤ回路）

●論理和（ＯＲ回路）

●論理否定（ＮＯＴ回路）

および，これらを組み合わせたＮＡＮＤ回路，ＮＯＲ回路などがある。

（１）論理積（ＡＮＤ）

２つの変数Ａ，Ｂがある，Ａ，Ｂがともに“１”であるときのみ，出力Ｘが“１”である論理関数をＡ，Ｂの論理積という。

論理式では，次式で表される。

Ｘ＝Ａ・Ｂ

論理記号を図１，さらにその動作表を図２に示す。



図１　２入力論理積の記号

A	B	X
0	0	0
0	1	0
1	0	0
1	1	1

図２　論理積の真理値表

（２）論理和（ＯＲ）

２つの変数Ａ，Ｂがあり，Ａ，Ｂのいずれか一方が，“１”のとき或いはＡ，Ｂ両方が“１”のとき，出力Ｘが“１”である論理関数をＡ，Ｂの論理和という。

注：本稿はMILL記号（米国）表示とする。

論理式は，次式で示される。

X＝A＋B

論理記号を図３，さらにその動作表を図４に示す。



図３　２入力論理和の記号

A	B	X
0	0	0
0	1	1
1	0	1
1	1	1

図４　論理和の真理値表

（３）否定（ＮＯＴ）

１つの変数Ａがあり，Ａのとる値の逆に対応する論理関数をＡの否定という。論理式は，次式で表わされる。

X＝A

論理記号を図５に，さらにその動作を図６に示す。



図５　論理否定の記号

A	X
0	1
1	0

図６　論理否定の真理値表

（４）ＮＯＲ回路とＮＡＮＤ回路



図７　ＮＯＲ，ＮＡＮＤの論理記号

ＮＯＲはＯＲの出力を反転したもの（ＮＯＴ ＯＲ）であり，ＮＡＮＤはＡＮＤの出力を反転したもの（ＮＯＴ ＡＮＤ）である。

ＮＯＲ，ＮＡＮＤのパルス表現は，図８のようになる。これをみると，より一層ＮＯＲ，ＮＡＮＤの働きがわかると思う。



図８　パルス表現による動作（タイムチャート）

論理式は，

　ＮＡＮＤ：Ｘ＝Ａ×Ｂ

　ＮＯＲ　：Ｘ＝Ａ×Ｂ

となる。

ＮＡＮＤとＮＯＲは図９，図10に示すような，他のいろいろな論理回路を構成することができるので，ＩＣとしては消費電力と大量生産など可能なことからＮＡＮＤとＮＯＲゲートが（特

にＮＡＮＤ）一番多く産業界で利用されている。



図９　ＮＡＮＤ素子による構成



図10　ＮＯＲ素子による構成

（５）排他的論理和回路（ＥＸ－ＯＲ：Exclusive-OR）

ＥＸ－ＯＲは，１つの論理記号と，論理式で表現される。この表現をＡＮＤ，ＯＲ，ＮＯＴの回路でおこなうと次のようになる（図 11）。



図 11　排他的論理和回路

論理式は，

$$X(A,\ B) = \overline{A} \times B + A \times \overline{B} = A \oplus B$$

となる。ＥＸ－ＯＲを１つの論理記号で示すと図 11（ｂ）のようになる。

論理式として

$$X(A,\ B) = A \oplus B$$

のように，⊕を用いる。これは，論理式の定理（ド・モルガンの定理）を用いて，

$$X(A,\ B) = \overline{A} \times B + A \times \overline{B}$$

のように変形できる。

ブール代数

ブール代数は（論理代数とは），１と０の２つの値（2 値）を使用して計算する代数である。

前項に示した基本論理回路を複雑に組み合わせて設計されるハードウエア（回路）の動作を論理式で表したり，各種定理を利用して論理式を簡単化することにより，基本論理回路を効果的に使用することができるなど，論理回路設計等の有力な計算方法として使用されている。

以下に，基本的な定理を示す。

定理１：　$0 + A = A$　（１．１）

　　　　$1 \times A = A$　（１．２）

定理２：　$1 + A = 1$　（２．１）

$$0 \times A = 0 \tag{2.2}$$

定理 3：

$$A + A = A \tag{3.1}$$

（同一法則）

$$A \times A = A \tag{3.2}$$

定理 4：

$$A + A = 1 \tag{4.1}$$

（否定法則）

$$A \times A = 0 \tag{4.2}$$

定理 5：

$$A = A \tag{5.1}$$

（多重否定）

定理 6：

$$A + B = B + A \tag{6.1}$$

（交換法則）

$$A \times B = B \times A \tag{6.2}$$

定理 7：

$$A + (B + C) = (A + B) + C \tag{7.1}$$

（結合法則）

$$A \times (B \times C) = (A \times B) \times C \tag{7.2}$$

定理 8 ：

$$A \times (B + C) = A \times B + A \times C \tag{8.1}$$

（分配法則）

$$A + B \times C = (A + B) \times (A + C) \tag{8.2}$$

定理 9 ：

$$(A + B) = A \times B \tag{9.1}$$

（ド・モルガンの定理）

$$(A \times B) = A + B \tag{9.2}$$

定理 10：

$$A + A \times B = A \tag{10.1}$$

（吸収の法則）

$$A \times (A + B) = A \tag{10.2}$$

定理 11：

$$A + A \times B = A + B \tag{11.1}$$

$$A \times (A + B) = A \times B \tag{11.2}$$

例題 1

定理 8 を証明せよ。

証明の仕方は，変数のとりうるすべての値の組み合わせについて，論理関数の真理値が，

左辺＝右辺

であれば，この論理関数は等しいといえる,。

$A\cdot(B+C)=A\cdot B+A\cdot C$ の証明

A	B	C	$B+C$	$A\cdot(B+C)$	$A\cdot B$	$A\cdot C$	$A\cdot B+A\cdot C$
0	0	0	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	1	0	0	0	0
0	1	1	1	0	0	0	0
1	0	0	0	0	0	0	0
1	0	1	1	1	0	1	1
1	1	0	1	1	1	0	1
1	1	1	1	1	1	1	1

すべての組合せを考える

これより $A\cdot(B+C)=A\cdot B+A\cdot C$

図 12　定理 8（8．1）の証明

$A+B\cdot C=(A+B)\cdot(A+C)$ の証明

A	B	C	$B\cdot C$	$A+B+C$	$A+B$	$A+C$	$(A\cdot B)+(A\cdot C)$
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	0	1	0	0
0	1	1	1	1	1	1	1
1	0	1	0	1	1	1	1
1	0	0	0	1	1	1	1
1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1

これより $A+B\cdot C=(A+B)\cdot(A+B)$

図 13　定理 8（8．2）の証明

例題 2

定理 9 を証明せよ。

前の例題と同じ方法で証明してみよう。

【解答】

$\overline{A+B}=\overline{A}\cdot\overline{B}$ の証明

A	B	$\overline{A}$	$\overline{B}$	$A+B$	$\overline{A+B}$	$\overline{A}\cdot\overline{B}$
0	0	1	1	0	1	1
0	1	1	0	1	0	0
1	0	0	1	1	0	0
1	1	0	0	1	0	0

すべての組合せをとる

$\overline{A+B}=\overline{A}\cdot\overline{B}$

図 14　定理 9（9．1）ド・モルガンの定理

$\overline{A \cdot B}=\overline{A}+\overline{B}$ の証明

A	B	$A \cdot B$	$\overline{A \cdot B}$	$\overline{A}$	$\overline{B}$	$\overline{A}+\overline{B}$
0	0	0	1	1	1	1
0	1	0	1	1	0	1
1	0	0	1	0	1	1
1	1	1	0	0	0	0

$\overline{A \cdot B}=\overline{A}+\overline{B}$

図 15　定理 9（9．2）ド・モルガンの定理

例題 3

$$X(A,\ B)=\overline{\overline{A(\overline{A\times B})\times B(\overline{A\times B})}}$$

を証明せよ。

【解答】

$$X(A,\ B)=\overline{\overline{A(\overline{A\times B})\times B\times(\overline{A\times B})}} \qquad (9．2)\ より$$
$$=A\times(\overline{A\times B})+B\times(\overline{A\times B}) \qquad (5．1)\ より$$
$$=A\times(\overline{A}+\overline{B})+B\times(\overline{A}+B) \qquad (9．2)\ より$$
$$=A\times\overline{A}+A\times\overline{B}+\overline{A}\times B+B\times\overline{B} \qquad (8．1)\ より$$
$$=A\times\overline{B}+\overline{A}\times B \qquad (4．2)\ ーより$$

または

$$X(A,\ B)=\overline{\overline{A\times(\overline{A\times B})\times B\times(\overline{A\times B})}} \qquad (9．2)\ より$$
$$=A\times(\overline{A\times B})+B\times(\overline{A\times B}) \qquad (5．1)\ より$$
$$=(A+B)\times(\overline{A\times B}) \qquad (9．2)\ より$$
$$=A\times\overline{A}+\overline{A}\times B+A\times\overline{B}+B\times\overline{B} \qquad (8．1)\ より$$
$$=\overline{A}\times B+A\times\overline{B} \qquad (4．2)\ より$$

最小化の手法

（1）カルノー図

カルノー図は，論理関数を簡単化する 1 つの手法で，変数の数が少ない場合にはよく使われてきた。また，以前よりブール代数の簡単化の基礎となる手法で，最近では，あまり使われないようであるが，簡単化とはどういうことか，そのメリットなどについて知ることは大切である。

1 , 2 変数の場合，図 16 に示すような，四角形をたてに直線で仕切り，その左半分が，論理変数Aに対応する論理関数，右半分が論理変数Aに対応する論理関数というように表す。仕切り方

は，自由で区画の面積とは無関係である。



図 20　“ 1 ”のとき

また，変数は円形で表し，その中が斜線になっているものを“ 1 ”で表す。図 21 は，論理変数Aが“ 1 ”であることを示し，その回りの空白部分をAとする。Aの部分は“ 0 ”の状態になる。



図 21　“ 0 ”のとき

一般に，AをDの部分集合と呼ぶ。また，Aを補集合（complement）という（図 22）。



図 22　補集合

ベン図を使って，

　論理積（ＡＮＤ）

　論理和（ＯＲ）

　論理否定（ＮＯＴ）

を表すと，図 23 〜図 25 のようになる。



図 23　ＡＮＤ



図 24　ＯＲ



図 25　ＮＯＴ

また，

排他的論理和（ＥＸ－ＯＲ）

ＮＯＲ

ＮＡＮＤ

を図にすると，図 26 〜図 28 のようになる。



図 26　ＥＸ－ＯＲ



図 27　ＮＯＲ



図 28　ＮＡＮＤ

ベン図を使って論理変数を簡単化することができるが，変数の数が多くなると図が複雑になり，表現することができない。せいぜい３変数どまりである。筆者の知り得る節図ではあまり実務では使用されていない。

フリップフロップ

フリップフロップ（ＦＦ）にはこ論理機能上，次のように数種類に分類することができ，る。

●ＲＳフリップフロップ（reset set flip flop）

●Ｔフリップフロップ（trigger flip flop）

●ＲＳＴフリップフロップ（reset set trigger flip flop）

●ＪＫフリップフロップ（ＪＫ flip flop）

●Ｄフリップフロップ（delay flip flop）

フリップフロップは，安定したＱおよびＱの２出力をもち，これにＳ（セット）入力，またはＲ（リセット）入力が与えられるまで，Ｑが“1”または“0”の状態を持続し，その状態に対応する出力（Ｑ，Ｑ）を出し続ける回路で，記憶，計数，データ転送などに利用されている。

コンピュータ素子のうちで，最も重要であり，最も多く利用されているものである。

（１）ＲＳフリップフロップ回路

図 29 に示すようなフリップフロップをＲＳフリップフロップという。このＦＦは，通常Ｒ，Ｓの２つの入力端子をもち，Ｒ＝１，Ｓ＝０とすると，Ｑ＝０，Ｑ＝１の初期状態になる。



(3) 真理値表

R	S	Q	$\overline{Q}$
0	0	不	変
0	1	1	0
1	0	0	1
1	1	禁	止

図 29　ＲＳフリップフロップ回路

次に，Ｒ＝０，Ｓ＝１とすると，Ｑ＝１，Ｑ＝０のセット状態になる。

（２）ＲＳＴフリップフロップ回路

クロックパルスを用いるシステムでは，クロックパルスに同期してフリップフロップの状態が変化してほしい場合がある。

ＲＳフリップフロップに入力端子Ｔを付加して改良したものをＲＳＴフリップフロップという。

ＮＡＮＤ素子で構成したＲＳＴフリップフロップを図 30 に示す。





(3) 真理値表

R	S	T	Q	$\overline{Q}$
0	0	⎍	不	変
0	1	⎍	1	0
1	0	⎍	0	1
1	1	⎍	禁	止

図 30　ＲＳＴフリップフロップ

ＲＳＴフリップフロップは，入力端子Ｔにクロックパルスが入らなければ動作はしない。

クロックパルスが入力されたときだけＲＳフリップフロップと同等の動作をする。

図 31 にタイミングチャートを示す。



図 31　ＲＳＴフリップフロップのタイミングチャート

（３）ＪＫフリップフロップ回路

ＲＳＴフリップフロップを改良した，Ｒ＝１，Ｓ…１のときの禁止状態をなくし，Ｊ＝Ｋ＝１のとき，Ｔ（クロックパルス）により順次反転するようにしたのが，ＪＫフリップフロップである（図 32）。



J	K	T	Q	$\overline{Q}$
0	0	1	不	変
0	1	1	0	1
1	0	1	1	0
1	1	1	反	転

図 32　ＪＫフリップフロップ

ただし，ＪはＲに相当，ＫはＳに相当するものである。Ｊ＝Ｋ＝１のときのタイミングチャートを図 33 に示す。Ｊ＝Ｋ＝１以外のときはＲＳＴフリップフロップと同じである。



図 33　ＪＫフリップフロップのタイミングチャート

（４）Ｔフリップフロップ回路

Ｔフリップフロップとは，トリガフリップフロップのことで，トグル（ｔｏｇｇｌｅ）フリップフロップともいう。

入力端子はＴ，出力端子はＱ，Ｑになっている（図 34）。



図 34　Ｔフリップフロップ

（５）Ｄフリップフロップ回路

Ｄフリップフロップは，図 35 に示すように，入力端子は１つでＤという名称になっている。



図 35　D フリップフロップ

ほかに，クロック入力端子 T がある。出力は，Q，Q である。この動作は，1 ビットタイムの遅延素子の働きをする（図 36）。

つまり，出力は 1 ビット前の入力と同じ状態として使われる。



図 36　D フリップフロップのタイミングチャート

組み合わせ論理回路

（Ⅰ）シフトレジスタ回路

マイクロコンピュータ内部やマイクロコンピュータと外部装置とのインタフェース回路では，データを記憶したり移動したりする機能をもったレジスタが必要となる。このような移動させる機能をもったレジスタをシフトレジスタと呼んでいる。シフトの機能をもたない単なるレジスタの場合は，フリップフロップを結合して作ることができる。

本項では，シフトの機能のあるシフトレジスタについて説明することにする。

シフトレジストには，

●直列式シフトレジスタ

●並列式シフトレジスタ

とがある。

①直列式シフトレジスタ

図 37 ～図 39 に示すように，D フリップフロップおよび J K フリップフロップを直列多段に接

続して構成する。



図 37　D フリップフロップによる 4 ビットシフトレジスタ



図 38　4 ビットシフトレジスタ



図 39　J K フリップフロップによる 4 ビットシフトレジスタ

直列式の動作を図 40 に示す。



図 40　シフトレジスタの動作

②並列式シフトレジスタ

D フリップフロップまたは，J K フリップフロップを並列に接続してシフトレジスタを作る。

4 ビットの並列式シフトレジスタのいくつかを図 41 〜図 43 に示しておく。



図 41　Dフリップフロップによる4ビットシフトレジスタ（1）



図 42　Dフリップフロップによる4ビットシフトレジスタ（2）



図 43　ＪＫフリップフロップによる4ビットシフトレジスタ（3）

ＪＫフリップフロップを用いた直列入力，直並列出力方式シフトレジスタに，２入力ＮＡＮＤゲートを付加した回路を図 44 に示す。



図 44　ＪＫフリップフロップによる並列入力シフトレジスタ

４ビットデータは並列入力端子Ａ，Ｂ，Ｃ，Ｄより，前のレジスタの内容に関係なくデータロード端子に “1” を与えると，それぞれのフリップフロップへ入力される。

次にクロック入力端子からクロックパルスを与えると，レジスタの内容は右へ移動し１ビットずつ直列出力端子から押し出される。

今までのシフトレジスタは左から右へのティトシフトレジスタ（right shift register）でしたが，さらに右から左へのレフトシフトレジスタ（left shift register）の機能を付加した回路を説明しよう。

左右シフトレジスタの１列を図 45 に示す。



図 45　左右シフトレジスタ（4 ビット）

これは，右シフト直列入力端子に直列入力データを与え，シフト制御端子を“１”にして，クロック入力端子にクロックを入力することにより右へ移動し，4 クロックでレジスタの内容が 1 巡する。さらに，シフト制御端子に“0”を与え，クロック入力端子にクロックを入力すると，レジスタ内のデータは左へ移動する。

この左右のシフト機能のほか次のような機能をもつ。

●直列データの順序の入れかえ

●並列データ　→　直列データ変換

●直列データ　→　並列データ交換

● 4 クロック間隔のデータ遅延

● 4 ビットのデータレジスタ

（２）カウンタ回路

カウンタには，信号が 1 つ入るごとに，カウンタの内容が増加する“アップカウンダ”と，1 つはいるごとに減少する“ダウンカウンダ’とがある。また，カウントのしかたによって，“２進カウンダ”，“10 進カウンダ”，“16 進カウンダ”などを構成することができる。

さらに，トリガパルスを直列に加えていく“非同期式”と，トリガパルスを並列に加える“同

期式”とがある。

①非同期式カウンタ回路

非同期式カウンタは図 46 に示すように，論理や配線が簡単であるという利点がある。しかし，各段のＱ出力の反転時間が，前後からのトリガ入力に対して，少し遅れる。各段を通過するごとに少しずつ遅れていく欠点がある。



図 46　非同期式 16 進数カウンタ回路

②同期式，非同期式 16 進カウンタ回路

同期式カウンタで非同期式の欠点を解消するために，図 46 に示すように，各段のＪＫ・ＦＦに同じトルガパルスを同時に入力し 4 個のフリップフロップと 4 個のＡＮＤゲートを接続すると，同期式の 10 進カウンタが構成できる。同期式は各フリップフロップの反転時間の遅れに影響するようなことは起きない。

参考文献

（1）　齋藤祐樹，野村悦司：“医用工学概論実験指導書”東洋公衆衛生学院（2010）
（2）　“東洋公衆衛生学院案内書”（2013）東洋公衆衛生学院
（3）　柴岡信一郎，鳥谷尾秀行，渋井二三男：“医療系養成学校における見える化技術支援による多様な医用工学実験”情報文化学会　第 10 回関東支部研究会（2013.10.10）
（4）　渋井二三男：“情報科学”パソコンネットワーク研究会（2007.4）